Prueba final y despedida

Para despedir este blog, cerraremos con la prueba del sistema final sobre el hardware.

Para la realización de dicha prueba se conectó a la placa el módulo con el convertidor analógico-digital y la VGA, y se programó. El resultado tras la depuración del fichero .ucf fue el correcto funcionamiento del sistema en modo simulación (podía verse la señal triangular en la pantalla), esto es, utilizando el modelo interno del ADC; sin embargo, hubo problemas con el convertidor externo (la señal que salía por pantalla permanecía a cero). El sistema no pudo depurarse completamente por falta de tiempo, y aunque las causas del fallo barajadas a priori eran problemas con el HW (cable mal conectado…) o problemas con la interfaz al ADC (pero en las simulaciones no se observaron problemas), un repaso de la documentación reveló la causa más probable, repasemos para ello el modelo del ADC (ver apartados interfaz e imperfecciones): http://osciloscopiodigital.wordpress.com/2008/04/20/modelo-del-adcs7476/

En el cronograma proporcionado por el fabricante vemos que la señal CS debe permanecer activa durante toda la adquisición de la muestra, y vemos que aunque habíamos previsto el problema, se diseñó la unidad de control de la unidad de adquisición como si el ADC comenzara la adquisición con el flanco descendente. Las soluciones posibles serían la modificación de la UC de la unidad de adquisición para que mantenga CS activa el tiempo necesario o colocar un bloque que prolongue la duración de la señal CS_OUT; en todo caso el fallo está localizado.

Nos despedimos finalmente de los que hayan podido interesarse por la aplicación comentada aquí, esperamos que haya sido de interés para los lectores.